Budowa I działanie mikroprocesora


VHSIC Very High-Speed Integrated Circuits



Pobieranie 3.31 Mb.
Strona6/40
Data30.10.2017
Rozmiar3.31 Mb.
1   2   3   4   5   6   7   8   9   ...   40
VHSIC Very High-Speed Integrated Circuits

 Doskonalenie technologii MOS i Bi



 Układy GaAs

(Amerykański program rządowy rozwoju układów scalonych dla celów

militarnych. (lata 80-te) )
Podstawowa komórka CMOS (inwerter)


struktura scalona


schemat elektryczny
Technologie GaAs

Układy gigabajtowe; szybkość > 109 b/s; superkomputery, technika militarna, telekomunikacja

Technologie wielowarstwowe

rośnie gęstość upakowania; komputery V generacji



Możliwość sterowania

Pojedynczymi elektronami

"L nm"



Elektronika kwantowa

Technologia

kropek

kwantowych

Kryteria stosowalności:

 techniczne

ekonomiczne


Skale integracji

SKALA

L. ELEMENTÓW

L. KOMÓREK


SSI Small Scale Integration

10100

10

MSI Medium Scale Integration

1001000

10100

LSI Large Scale Integration

~1000100 000

10010 000

SKOK*100







VLSI Very Large Scale Integration

> 100 0001 000 000

> 10 000

ULSI Ultra Large Scale Integration

1 000 000

100 000


Rozwój technologii MOS LSI/VLSI firmy INTEL

ROK

1974

1977

1979

1982

80/90

90/98

Nazwa technologii

NMOS

Si-Gate


HMOS

I


HMOS

II


HMOS

III


HMOS

U






gran.

(6)
Długość kanału (m)



6.0

3.0

20

1.5

0.25




Grubość tlenku bramkowego (nm)

120

75

40

25

7




Minimalne opóźnienie bramki (ns)

6

1

0.4

0.2

0.05




Iloczyn szybkości i czasu propagacji (pJ)

6

1

0.5

0.25

0.01




Moc strat (mW)

1

1

1.25

1.25

0.2




Niezawodność (FIT) Failure-in-time

500

200

100

70








(FIT = 10-9 elementogodzin)
RYS HISTORYCZNY

1948r. – odkrycie tranzystora

1960r. – uruchomienie produkcji układów scalonych

1963r. – pierwszy wzmacniacz szerokopasmowy

1965r. – pierwszy wzmacniacz operacyjny A 702

I generacja

1971r. – opracowanie pierwszego mikroprocesora 4-bitowego Intel 4004 (PMOS), 34 – rozkazy, 2300 tranzystorów, 60000 rozkazów/s, przestrzeń adresowa 4kB (twórcy Faggin, Shima)

1971r. – pamięć EPROM – elastyczność programów

1972r. – Intel 8008 (PMOS) 8b, 45 rozkazów, 16kB, 300000 rozkazów/s



II generacja

1973/74r. – P Intel 8080 – 8b, 75 rozkazów, 64kB, 6000 tranzystorów (w Polsce MCY7880N), NMOS

1974r. – P Motorola 6800 (179$)

1975r. – P MOSTechnology 6502 (rozwinięta wersja 6800, 25$, wykorzystywane do budowy PC: Apple, Atari, Commodore)

1976r. – P Z80 ZILOG (FAGGIN i SHIMA) – najpopularniejszy P 8b, 4MHz, 176 rozkazów (Sinclar ZX, ZX Spectrum)

1976r. – nowa gałąź - P jednoukładowe Intel 8048 (8021, 8022, 8049, 8031), 3870 Mostek, 1980 – Intel 8051 – bardzo popularny, Zilog Z8 Procesor+RAM+ROM, Motorola 6801



III generacja

1978r. – pierwsze P 16 - bitowe

Intel 8086 (PC/XT IBM) – 16 bitowe rejestry, 16 – bitowa szyna danych. Wprowadzony: czerwiec 1978. 29.000 tranzystorów. 4.77 – 10 MHz, 0,33 MIPS, Początkowa cena 360 USD.

MOTOROLA 68000 (32/16b)

ZILOG Z8000

COPROCESOR Intel 8087 – współpraca z 8086; 8088 (100z szybsze obliczenia zmiennoprzecinkowe)

1979r. - Intel 8088

Procesor 8086 z 8 – bitową szyną danych. Wprowadzony: czerwiec 1979. 4,77-8 MHz, 0,33 MIPS, 29.000 tranzystorów

Intel 80286 – 16b (PC/AT IBM)

16 – bitowe rejestry, 16 – bitowa szyna danych, praca w trybie chronionym. Wprowadzony: luty 1982. 134.000 tranzystorów, 6-12 MHz, 1-2 MIPS, Adresowanie pamięci wirtualnej, wielozadaniowość. Początkowa cena 360 USD.



IV generacja

Przełom lat 80-tych P 32b

MOTOROLA 68020/30 (20/30 MHz, 4/7 MIPS, 300.000 tranzystorów)

1985 - Intel 80386 – IBM PC 386

32 – bitowe rejestry, 32 – bitowa szyna danych. Wprowadzony: październik 1985. 275.000 tranzystorów, 16-33 MHz, 6-12 MIPS. Początkowa cena 299 USD.

1988r. - Intel 80386SX

80386 z 16 – bitową szyną danych. Wprowadzony: czerwiec 1988, 16-33 MHz (wersja tańsza), współpraca z urządzeniami P 286

1989r. - Intel 486DX – IBM PC 486

32 – bitowa szyna danych. Zintegrowany koprocesor matematyczny. Wprowadzony: kwiecień 1989. 1,2 miliona tranzystorów, 25-50 MHz, 20-40 MIPS. Początkowa cena: 950 USD.

1991r. - Intel 486SX

486DX bez koprocesora matematycznego. 1,185 miliona tranzystorów. Wprowadzony: kwiecień 1991r. 16-33 MHz

1992r. – Intel 486DX2

486DX z podwójną częstotliwością zegara. 1,2 miliona tranzystorów. Wprowadzony: marzec 1992. 50-66 MHz

V generacja

1993r. – Intel Pentium

32 – biowe rejestry, 64 – bitowa szyna danych. Superskalarny. Wprowadzony: marzec 1993r. 3,2 miliona tranzystorów, 60-133 MHz, 100-200+ MIPS. Początkowa cena: 900 USD.

1994r. – Intel Pentium „P54C” – 3,3 woltowy Pentium z zegarem 90 MHz.

1995r. – Intel Pentium Pro

32 – bitowe rejestry, 64 – bitowa szyna danych. Superskalarny; wykonywanie instrukcji poza kolejnością; zintegrowana pamięć podręczna drugiego poziomu. Wprowadzony: październik 1995r. 5,5 miliona tranzystorów. Technologia 0,6 m. Szybkości zegara: 133, 150-200 MHz. Początkowa cena: 1200-1600 USD.

1994-96r. Konkurenci Intela

NexGen: Nx586, wprowadzony w czerwcu 1994r.

Cyrix M1 – koniec 1995r.

AMD K5 – początek 1996r.

1997r. – Intel Pentium MMX

Wprowadzony: styczeń 1997r. Szybkości zegara 200 MHz. Wykonany w technologii 0,35 m. Ulepszony mechanizm przewidywania skoków. Przyśpieszenie pracy w porównaniu z Pentium Pro 200 o około 20%.

Texas Instruments – TMS320C6x (DSP – procesor sygnałowy)

Częstotliwość zegara 200 MHz – 1600 MIPS. Technologia 0,25 m. Drugi kwartał 1997r. Czas wykonania rozkazu 5ns. Rewolucyjna architektura umożliwiająca wykonanie równocześnie do 8 rozkazów (6 bloków ALE). 250 MHz – 2000 MIPS, 0,18 m. Wprowadzenie: koniec 1997r.

P RISC

ze zmniejszonym zbiorem rozkazów

Reduced Instruction Set Computer

20% rozkazów – 80% zadań programowych



Wzrost szybkości działania

  • Struktura potokowa – praca w trybie zakładkowym (nowa filozofia)

  • Duże pamięci podręczne

  • Optymalizowane kompilatory

  • Zwiększenie częstotliwości zegarowej

  • Zmniejszenie liczby taktów na rozkaz (12)

CISC – Complex Instruction Set Computer
Przegląd procesorów RISC:
W chwili obecnej, gdy firma Intel wprowadza na rynek nowe, szybsze i zasilane niższym napięciem procesory Pentium, odpowiedzią producentów procesorów RISC są układy o niskim napięciu zasilania i zegarem o większej częstotliwości taktowania.
ALPHA. produkowany przez firmę Digital Equipment Corp. procesor Alpha AXP 21064 jest „demonem” szybkości zaliczanym do kategorii układów RISC, pracującym z częstotliwością taktowania 275 MHz. Układ 21064 ma pełną 64-bitową architekturę i może wykonywać dwa rozkazy w jednym cyklu zegarowym. Sprzedaje się jednak słabo, głównie ze względu na brak oprogramowania dla tej platformy operacyjnej. Obecnie produkowane są procesory 300/333 MHz (w planie 600 MHz).
HP PA-RISC. Opracowana w firmie Hewlett-Packard architektura PA-RISC od dawna już była potęgą na rynku stacji roboczych. Wizytówką tej rodziny jest układ PA-7100, 32-bitowy, superskalarny procesor pracujący z częstotliwością 100 MHz. Także sprzedawany jest układ PA-7100LC o małym poborze mocy.
IBM PowerPC. Obecnie z rodziny PowerPC na rynku dostępne są układy PowerPC 601/603/604/620. Układ 601 jest zasilany napięciem 3,6 V, jest 32-bitowy, pracuje z częstotliwością 80 MHz i potrafi wykonywać do czterech rozkazów w jednym cyklu zegarowym.
MIPS. Opracowana przez MIPS Technology rodzina układów R4000 obejmuje wysokiej klasy linię R4400 oraz nowe procesory R4600. Maksymalna prędkość nie-superskalarnego układu wynosi obecnie 150 MHz, a układu R4600 133 MHz. Procesor R4000S.C. należy do mniej wydajnych układów rodziny R4000 i ma oddzielne (dla danych i rozkazów) pamięci podręczne o wielkości 8KB.
Sun SuperSPARC. Produkowana przez firmę Sun Microsystems rodzina procesorów obejmuje układy SPARCII, charakteryzujące się małym poborem mocy; układ jednoprocesorowy, SuperSPARC – układ umożliwiający przetwarzanie wieloprocesorowe i UltraSPARC – ukad o architekturze 64-bitowej. Procesory firmy Sun są wyraźnie najsłabsze wśród konkurencji, szczególnie przy obliczeniach zmiennopozycyjnych.


Procesor

Wielkość pamięci podręcz-

nej

Oddzielna pamięć podręczna dla danych i rozkazów

Architek-

tura wewnętrz-

na

Architek-

tura zewnętrzna

Architek-

tura super-

skalarna

Częstotliwość zegara (MHz)

Wydajność SPECint92 (wg produ-

centa)

Wynik SPECf92 (wg produ-

centa)

DEC Alpha APX 21064

16 KB

Tak

64-bitowa

64-bitowa

Tak

200

130

184

HP PA-7100LC

N/d

N/d

32-bitowa

64-bitowa

Tak

80

84

122

IBM PowerPC 601

32 KB

Nie

32-bitowa

64-bitowa

Tak

66

75

80

Intel Pentium

16KB

Tak

32-bitowa

64-bitowa

Tak

60/66

62.9/70

55.1/63.6

MIPS R4000S.C.

16 KB

Tak

64-bitowa

64-bitowa

Nie

100

53.8

51.5

MIPS R4400

32 KB

Tak

64-bitowa

64-bitowa

Nie

150

94.5

105.2

MIPS 4600

32 KB

Tak

64-bitowa

64-bitowa

Nie

133

92.1

82

Sun Super-

SPARC

36 KB

Tak

32-bitowa

64-bitowa

Tak

50

73

85

Pobieranie 3.31 Mb.

Share with your friends:
1   2   3   4   5   6   7   8   9   ...   40




©operacji.org 2020
wyślij wiadomość

    Strona główna
warunków zamówienia
istotnych warunków
przedmiotu zamówienia
wyboru operacji
Specyfikacja istotnych
produktu leczniczego
oceny operacji
rozwoju lokalnego
strategii rozwoju
kierowanego przez
specyfikacja istotnych
Nazwa przedmiotu
Karta oceny
ramach działania
przez społeczno
obszary wiejskie
dofinansowanie projektu
lokalnego kierowanego
Europa inwestująca
Regulamin organizacyjny
przetargu nieograniczonego
kryteria wyboru
Kryteria wyboru
Lokalne kryteria
Zapytanie ofertowe
Informacja prasowa
nazwa produktu
Program nauczania
Instrukcja obsługi
zamówienia publicznego
Komunikat prasowy
programu operacyjnego
udzielenie zamówienia
realizacji operacji
opieki zdrowotnej
przyznanie pomocy
ramach strategii
Karta kwalifikacyjna
oceny zgodno
Specyfikacja techniczna
Instrukcja wypełniania
Wymagania edukacyjne
Regulamin konkursu
lokalnych kryteriów
strategia rozwoju
sprawozdania finansowego
ramach programu
ramach poddziałania
kryteriów wyboru
operacji przez
trybie przetargu