Budowa I działanie mikroprocesora



Pobieranie 3.31 Mb.
Strona5/40
Data30.10.2017
Rozmiar3.31 Mb.
1   2   3   4   5   6   7   8   9   ...   40
Wady technologii MOS

 Mała wartość transkonduktancji

 Duża rezystancja D - S w stanie przewodzenia

 Duża pojemność G - S; G - D - mniejsza fg i mniejsza szybkość działania tranzystora



(kilkakrotnie mniejsza niż tranzystora bipolarnego)

 Łatwość uszkodzenia obwodu wejściowego (konieczność zabezpieczeń)


Samocentrowanie bramki Si-Gate (LSI, VLSI)




! BRAMKA Poli-Si:

- możliwość sterowania napięciem – dodatko-



we połączenia

- możliwość pułapkowania ładunku – EPROM

2  powierzchnia tranzystorów

(brak naddatków izolacyjnych)

CGS  f 

 SiO2 – trawienie pola tranzystora  SiO2

 Si polikr  trawienie G i pól S, D

 Dyfuzja donorowa

 SiO2  trawienie  kontakty


TECHNOLOGIA HMOS (High performance MOS)

CR R < 1µm - skala subminiaturowa 0,25 µm

µP 32b ; 30 MHz ; CPU  450 000 tranzystorów  106/cm2 (VLSI)

szybkość 15·106 operacji/s ; P = 10 W - specjalne obudowy
TECHNOLOGIA CMOS

Komplikacja Technologiczna - początkowe ograniczenie do SSI i MSI



  • rozwój w latach 80 – VLSI

  • P↓6 w stosunku do NMOS; Np.: µP NMOS 8086 – 8 MHz; P=1,5W

CMOS 80C86 P»0,25W

zastosowanie: RAM dyn. 4...6 Mb

RAM stat. 256 Kb


  • bramki krzemowe - samocentrowanie

ROZWÓJ: I ETAP  Jama p  L=35 µm – łatwiejsza technologia

– stabilne parametry

Efekt rozwoju PMOS - kompatybilność

Zastosowanie: układy serii 4000 INTEL

II ETAP  Jama n  - większa szybkość

- kompatybilność z NMOS

Zastosowanie: µP, RAM, EPROM

III ETAP  Dwie jamy p i n  niezależna optymalizacja domieszkowania

L  1,5 µm, gęstość upakowania, CGS, Granica L0,25µm)

Różne procesy technologiczne



  1. Zastępowanie pierścieni ochronnych (duże powierzchnie gęstości upakowania) boczną izolacją tlenkową

ISOPLANAR, LOCOS  L=2,5¸5 µm, f, CGS

Przykłady: szybkie układy HE 4000B (Philips), MC 54/MC74HC (Motorola)



  1. 2 Jamy, ograniczenia pola elektrycznego w pobliżu drenu  ograniczenie gorących nośników  poprawa stabilności parametrów

  2. Technologia SOS MOS (SOI - insulator; SiO2)

f, brak tranzystorów pasożytniczych i zjawiska zatrzaskiwania

( dodatnie sprzężenie pomiędzy tranzystorami komplementarnymi MOS i pasożytniczymi npn i pnp  zniszczenie struktury lub zatrzymanie działania )


TECHNOLOGIA DMOS (DOUBLE DIFFUSED MOS)

VMOS V-ATE Vertical Anisotropic Etch

Trawienie Si w kierunku krystalograficznym [100] 30* szybsze



niż w kierunku [111] [100]; [111] = 54 ° - stąd rowek V


Pobieranie 3.31 Mb.

Share with your friends:
1   2   3   4   5   6   7   8   9   ...   40




©operacji.org 2020
wyślij wiadomość

    Strona główna
warunków zamówienia
istotnych warunków
przedmiotu zamówienia
wyboru operacji
Specyfikacja istotnych
produktu leczniczego
oceny operacji
rozwoju lokalnego
strategii rozwoju
kierowanego przez
specyfikacja istotnych
Nazwa przedmiotu
Karta oceny
ramach działania
przez społeczno
obszary wiejskie
dofinansowanie projektu
lokalnego kierowanego
Europa inwestująca
Regulamin organizacyjny
przetargu nieograniczonego
kryteria wyboru
Kryteria wyboru
Lokalne kryteria
Zapytanie ofertowe
Informacja prasowa
nazwa produktu
Program nauczania
Instrukcja obsługi
zamówienia publicznego
Komunikat prasowy
programu operacyjnego
udzielenie zamówienia
realizacji operacji
opieki zdrowotnej
przyznanie pomocy
ramach strategii
Karta kwalifikacyjna
oceny zgodno
Specyfikacja techniczna
Instrukcja wypełniania
Wymagania edukacyjne
Regulamin konkursu
lokalnych kryteriów
strategia rozwoju
sprawozdania finansowego
ramach programu
ramach poddziałania
kryteriów wyboru
operacji przez
trybie przetargu