Referacik



Pobieranie 179,7 Kb.
Strona1/2
Data04.02.2018
Rozmiar179,7 Kb.
RodzajReferat
  1   2

Referat

ARCHITEKTURA KOMPUTERÓW

Temat referatu:

Pamięć operacyjna

Przygotowali:
Adrian Olas

&

Darek Morawiec

Częstochowa 2002/03

DEFINICJA OGÓLNA

Pamięć RAM (ang. Random Access Meomory) jest to pamięć o dostępie swobodnym, którą w odróżnieniu od ROM (ang. Read Only Menory) można zapisywać i odczytywać. Traci ona zawartość po odłączeniu zasilania. Pamięć ROM służy tylko do odczytu i w normalnych warunkach nie jest zapisywalna. Nie traci oczywiście zawartości po odłączeniu zasilania


RYS HISTORYCZNY

Pamięć operacyjna jest nieodzownym elementem każdego systemu komputerowego, drukarek, kart graficznych i nie tylko. Każdy zdaje sobie sprawę jak ważną rolę odgrywa, szczególnie gdy mamy jej za mało. W dobie szybkiego rozwoju różnych technologii powstało bardzo wiele standardów pamięci wykorzystywanych w różnych urządzeniach.

Można stworzyć trzy kryteria podziału pamięci RAM. Ze względu na rodzaj pamięci, sposób dostępu i sposób budowy łącza (modułów, w jakich są produkowane i montowane).
I. Zacznijmy od rodzajów pamięci:
DRAM (Dynamic RAM)

Pamięć dynamiczna, wymagająca cyklicznego odświeżania zawartości komórek.



SRAM (Static RAM)

Informacja zawarta w tej pamięci jest podtrzymywana przez nie przerwanie płynący prąd spoczynkowy. Dzięki temu wyeliminowano konieczność odświeżania, co znacznie skróciło czas dostępu.


II. Teraz podział ze względu na sposób dostępu:
FPM DRAM (Fast Page Mode)

DRAM charakteryzujący się stosunkowo długim czasem dostępu - najczęściej 70 ns. Komórki pamięci zorganizowane są w grupy (strony), w myśl zasady iż najczęściej odczytywana jest następna komórka, a dostęp do komórek znajdujących się na tej samej stronie jest znacznie szybszy niż w innym przypadku. Może optymalizować odczyt danych, które występują na tej samej stronie (row).



EDO DRAM (Extended Data Out)

Czas dostępu wynosi około 50 ns. Funkcjonuje podobnie do FPM, może jednak wyznaczać kolejny adres zaraz po rozpoczęciu odczytu poprzedniej komórki. Taki rezultat osiągnięto dzięki zmodyfikowaniu sygnału CAS i nie blokowaniu wyjść (data-out) w czasie transmisji (przy wysokim zboczu CAS).



SDRAM (Synchronous DRAM)

Sukcesor EDO, synchronizuje się z taktem zegara systemowego. Dane przesyłane są w seriach (burst).



BEDO RAM (Burst EDO RAM)

Połączenie techniki "Burst" i EDO RAM, zawierające dwustopniowy potok (pipeline). Zamiast jednego adresu odczytywane są jednocześnie cztery. Na magistrali adresowej adres pojawia się tylko na początku odczytu, co wydatnie skraca średni czas dostępu. Burst - tryb dostępu do pamięci, w którym jednocześnie odczytywane są cztery sąsiednie komórki.

SGRAM

Pamięć SGRAM jest odmianą SDRAM i cechuje się dodatkowym trybem pracy blokowej przy zapisie. Częstotliwość zegara taktującego osiąga również wartość 100MHz.

MDRAM

Należy do grupy pamięci synchronicznych DRAM. W chwili obecnej nie już stosowana.

V-RAM

Pamięć ta jest specjalnym typem pamięci graficznych. Pasmo przenoszenia nie przekracza 200MB/s. Cecha szczególną jest niezależny port współpracujący z przetwornikiem RAM-DAC. W tego typu pamięci nie istnieje charakterystyczne dla innych typów pamięci zjawisko stopniowego blokowania pasma przepustowego magistrali, w miarę wzrostu rozdzielczości i ilości odtwarzanych kolorów.

WRAM (Window RAM)

WRAM jest odmianą V-RAM o poszerzoną o dodatkowe funkcje blokowe realizowane sprzętowo.



VC-SDRAM

Miał oferować większą wydajność względem pamięci SDRAM poprzez jednoczesne odwoływanie się do kilku układów pamięciowych. Maksymalna przepustowość układów sięga 1,06 GB/s. Jednak teoretyczne zalety VC-SDRAM okazały się w praktyce mało znaczące.

DDR-SDRAM (Double Data Rate SDRAM)

Pamięć ta jest dwukrotnie szybsza od modułów SDRAM z identyczną częstotliwością taktowania. W odróżnieniu od nich DDR-SDRAM transmituje dane nie tylko przy wzroście, lecz również przy spadku sygnału. Pierwsze pamięci DDR przy częstotliwości magistrali 100 lub 133 MHz oferowały maksymalną przepustowość rzędu 1,6 GB/s (PC1600) lub 2,1 GB/s (PC2100). Wymaga do poprawnej pracy dodatkowego sygnału DQS.



DRDRAM (Direct Rambus DRAM)

Pamięć DRDRAM Rambus składa się z trzech elementów. Należy do nich kontroler pamięciowy na płycie głównej, kanał (który umożliwia komunikowanie się z podzespołami pamięciowymi) oraz układy scalone DRDRAM. Kontroler pamięci Rambus potrafi zarządzać maksymalnie czterema kanałami, co pozwala czterokrotnie zwiększyć przepustowość danych. Wspomniany kanał opiera się na 18-bitowej szynie danych, wyposażonej w korektę błędów ECC (Error Correction Code). Rambus wykorzystuje oba zbocza sygnału (0-1 i 1-0). Układy scalone w pamięci tego typu są taktowane z częstotliwością 350 (PC700) lub 400 MHz (PC800). Maksymalna prędkość transmisji danych na szynie wynosi 1,6 GB/s


I wreszcie rodzaje modułów, w jakich pamięć była, jest i będzie produkowana:

a) SIMM (30 pinowa)

b) SIMM (72 pinowa)

c) DIMM (168 pinowa)

d) DIMM (184 pinowa)

e) RIMM

f) DIMM (232 pinowa)
Pewną ciekawostką może być pamięć:

SO DIMM (Small Outline DIMM) - pamięć przeznaczona głównie do notebooków. Posiada złącze 72 pinowe i jest w standardzie 32-bitowym. Znajduje zastosowanie jako rozszerzenie standardowej pamięci operacyjnej w notebookach z procesorami Intel Pentium.
ZASADA DZIAŁANIA PAMIĘCI STATYCZNEJ I DYNAMICZNEJ
Układy pamięci RAM zbudowane są z elektronicznych elementów, które mogą zapamiętać swój stan. Dla każdego bitu informacji potrzebny jest jeden taki układ. W zależności od tego czy pamięć RAM jest tak zwaną statyczną pamięcią (SRAM-Static RAM), czy dynamiczną (DRAM-Dynamic RAM) zbudowana jest z innych komponentów i soje działanie opiera na innych zasadach. Pamięć SRAM jako element pamiętający wykorzystuje przerzutnik, natomiast DRAM bazuje najczęściej na tzw. pojemnościach pasożytniczych (kondensator). DRAM charakteryzuje się niskim poborem mocy, jednak związana z tym skłonność do samorzutnego rozładowania się komórek sprawia, że konieczne staje się odświeżanie zawartości impulsami pojawiającymi się w określonych odstępach czasu. W przypadku SRAM, nie występuje konieczność odświeżania komórek, lecz okupione jest to ogólnym zwiększeniem poboru mocy. Pamięci SRAM, ze względu na krótki czas dostępu są często stosowane jako pamięć podręczna. Wykonane w technologii CMOS pamięci SRAM mają mniejszy pobór mocy, są jednak stosunkowo drogie w produkcji.
BUDOWA DYNAMICZNEGO RAM’u
Pamięć dynamiczna przechowuje informacje w rejestrach zbudowanych z elementów pojemności wyjściowych inwerterów MOS. Ładunek wprowadzony do takiej pojemności przedstawia informację 1 bita. Ze względu na samorozładowywanie się tych pojemności pamięci dynamiczne trzeba okresowo odświeżać (doładowywać) z okresem od ułamka do kilku milisekund. Mają one w związku z tym bardziej skomplikowany układ sterujący. Są one jednak tańsze niż pamięci statyczne, co wynika m. in. z możliwości produkowania ich w większej aniżeli pamięci statyczne skali integracji.

Mimo wady odświeżania pamięci dynamiczne mają wiele zalet: na tej samej po­wierzchni półprzewodnika, przy tym samym poborze prądu i tych samych kosztach umożliwiają uzyskanie w przybliżeniu czterokrotnie większej po­jemności pamięci. W celu zmniejszenia liczby wyprowadzeń w pamięciach dynamicznych adres jest wprowadzany w dwu krokach oraz zostaje przej­ściowo zapamiętany w układzie scalonym (odpowiedni schemat blokowy jest przedstawiony na schemacie). W pierwszym kroku sygnał bramkowania adresu wiersza RAS powoduje wpisanie bitów adresu a0…a7, do rejestru adresu wiersza, a w drugim kroku sy­gnał bramkowania adresu kolumny CAS - wpisanie bitów adresu a8…a15 do rejestru adresu kolumny. Umożliwia to umieszczenie pamięci 1 megabitowej w obudowie 18 - wypro­wadzeniowej.



S
chemat
Dekodowanie adresu w pamięci dynamicznej 1 Mbit.

Ras (row address strobe) – bramowanie adresu wiersza (równocześnie chip enable);

Cas (column address strobe) – bramowanie adresu kolumny.
Pamięci dynamiczne RAM wymagają współpracy dodatkowych układów. Przy normalnym dostępie do pamięci adres musi być wpisany do pamięci w dwu następujących po sobie krokach. W celu uniknięcia utraty danych jest wymaga­ne wywołanie wszystkich adresów wierszy co najmniej raz w ciągu 8 ms.

Jeżeli zawartość pamięci nie jest czytana cyklicznie, są konieczne dodat­kowe układy, które powodują adresowanie cykliczne między normalnymi cyk­lami dostępu do pamięci. Układy te noszą nazwę kontrolerów pamięci dyna­micznych RAM


Aby nie utracić danych stosuje się trzy następujące sposoby odświeżania pamięci dynamicznej:

a) Odświeżanie z przerwaniem cyklu pracy (burst refresh).

Przy tym rodzaju odświeżania po każdych 8 ms normalnej pracy następuje jej przerwanie i odświeżenie wszystkich komórek pamięci. W wielu jednak przypadkach zablokowanie pamięci na 150 s może zakłócić jej pracę;



b) Odświeżanie z wykradaniem cykli (cycle stealing).

Dla uniknięcia niekorzystnego blokowania pamięci proces odświeżania można równomiernie rozłożyć na okres 8 ms: jeżeli stan licznika odświeżania będziemy co 15 s zwiększać o 1 po 512  15 s  8 ms, nastąpi aktywizacja wszystkich adresów wierszy, tak jak jest to wymagane. Przy tym rodzaju odświeżania procesor jest zatrzymywany co 15 s na jeden cykl i jest wykonywany krok odświeżania. Do realizacji procesu odświeżania służy układ czasowy odświeżania pokazany na rysunku 4, który dzieli impulsy zegara CLK tak, że do układu sterowania przebiegu co 15 s jest podawany rozkaz odświeżania. W czasie cyklu odświeżania stan licznika odświeżania jest podawany przez multiplekser do pamięci, a sygnał RAS przejściowo jest ustawiony na stan 1. Na zakończenie stan licznika zostaje zwiększony o jeden. W czasie cyklu odświeżania użytkownik pamięci jest wstrzymywany sygnałem oczekiwania (wait). Biegnący proces jest wskutek tego zatrzymywany co 15 s na 0,3 s, a więc przebiega o 2% wolniej;



c) Odświeżanie o minimalnych stratach czasu (transparent refresh lub hidden ferresh).

Metoda ta polega również na realizacji cyklu odświeżania co 15 s. Układ sterowania odświeżania (refresh controller) jest jednak synchronizowany tak, że nie następuje wstrzymywanie dostępu do pamięci, lecz odświeżanie odbywa się dokładnie wtedy, kiedy użytkownik i tak nie korzysta z pamięci. Nie występuje wtedy strata czasu. Jeżeli nie można całkowicie wykluczyć nakładania się na siebie dostępu do pamięci z zewnątrz i cyklu odświeżania, można zastosować dekodery priorytetowe (arbiter) Żądanie dostępu z zewnątrz zostaje potwierdzone sygnałem oczekiwania trwającym do zakończenia trwającego cyklu odświeżania, po czym następuje jego realizacja.



ORGANIZACJA PAMIĘCI
Aby zorganizować komórki pamięci w sprawnie funkcjonujący układ, należy je odpowiednio zaadresować. Najprostszym sposobem jest zorganizowanie pamięci liniowo - jest to tak zwane adresowanie 2D. Do każdej komórki podłączone jest wejście, sygnał wybierania pochodzący z dekodera oraz wyjście. Nieco innym sposobem jest adresowanie przy użyciu tzw. matrycy 3D. Pamięć organizuje się tutaj dzieląc dostępne elementy na wiersze i kolumny. Dostęp do pojedynczego elementu pamiętającego można uzyskać po zaadresowaniu odpowiedniego wiersza i kolumny. Dlatego też komórka RAM obok wejścia i wyjścia musi dysponować jeszcze dwoma sygnałami wybierania, odpowiednio z dekodera kolumn i wierszy. Zaletą pamięci adresowanej liniowo jest prosty i szybszy dostęp do poszczególnych bitów niż w przypadku pamięci stronicowanej (3D), lecz niestety, przy takiej organizacji budowanie większych modułów RAM jest kłopotliwe. Dlatego też w przemyśle stosuje się zazwyczaj układy pamięci zorganizowanej w matrycę 3D, pozwala to na nieskomplikowane tworzenie większych modułów o jednolitym sposobie adresowania. W komputerach PC procesor uzyskuje dostęp do danych zawartych w pamięci DRAM w pakietach o długości 4-bitów (z pojedynczego rzędu), które są przesyłane sekwencyjnie lub naprzemiennie (tzw. przeplot - interleave). Pomimo tego, że ostatnie trzy bity są dostarczane wraz z taktem zegara, to konieczność odpowiedniego przygotowania transmisji danych sprawia, że przed pierwszym bitem "wstawiony" zostaje jeden cykl oczekiwania. Taki sposób transferu danych można oznaczyć jako cykl 2-1-1-1.
a) Budowa logiczna pojedynczej komórki pamięci:




  1   2


©operacji.org 2019
wyślij wiadomość

    Strona główna