Architektura Komputerów



Pobieranie 116,18 Kb.
Data11.03.2018
Rozmiar116,18 Kb.

Architektura Komputerów


http://dafcioo.max.zg.pl
Test 1.


  1. Przykładem ortogonalności architektury jest:

  1. domyślne użycie akumulatora (AX lub DX:AX) przy mnożeniu w procesorze 8086;

  2. realizacja funkcji pełnego zestawu trzech funkcji logicznych: AND, OR, NOT;

  3. umożliwienie stosowania dowolnego trybu adresowania w każdej operacji arytmetycznej;

  4. podwójne zero w arytmetyce zmiennoprzecinkowej;

  5. w procesorach MC680x0 możliwość użycia dowolnych operandów w rozkazach MOVE.




  1. Przy współpracy procesora z pamięcią o organizacji słowowej umieszczenie kodu pierwszego rozkazu programu na granicy słowa (adres parzysty):

  1. zawsze skraca czas pobrania rozkazu;

  2. nie jest możliwe przy bajtowej strukturze kodów rozkazu;

  3. upraszcza adresowanie kolejnych rozkazów;

  4. wymusza słowową strukturą wszystkich danych.




  1. Implementacja mechanizmu predekrementacji i postinkrementacji adresu:

  1. ułatwia organizację wielu stosów programowych;

  2. komplikuje dostęp do urządzeń zewnętrznych;

  3. upraszcza operacje na danych wielokrotnej precyzji;




  1. Wskaż prawdziwe stwierdzenia:

  1. kod U2 jest kodem pozycyjnym;

  2. kod z obciążeniem (+N) zachowuje relację uporządkowania liczb;

  3. operacje arytmetyczne w kodzie U2 można wykonać w arytmometrze kodu binarnego NB;

  4. przy wytwarzaniu 32-bitowego wyniku mnożenia liczb 16 bitowych w kodzie U2 nie może wystąpić nadmiar.




  1. W standardzie zmiennoprzecinkowym IEEE 754 liczbami znormalizowanymi są:

  1. nieskończoności;

  2. liczby, których wykładnik ma kod 00...00;

  3. liczby z przedziału [-1, +1];

  4. nie-liczby (NAN);

  5. liczby z przedziału [+1,+4];




  1. Czas dostępu do pamięci głównej wynosi 120 ns, zaś czas dostępu do pamięci podręcznej 30 ns. Niepowodzeniem kończy się 20% zwrotów do pamięci podręcznej.

Współczynnik przyspieszenia dostępu do pamięci s­­­­­­ca = [h + (1 - h) * (tpm / tca)]-1 = .......................... .

Średni czas dostępu do pamięci jest równy: ............................... .

Zmiana organizacji pamięci powodująca dwukrotne zmniejszenie współczynnika nietrafień jest równoważna zastosowaniu pamięci podręcznej o czasie dostępu tca = .......................... .


  1. Uzasadnij potrzebę użycia cyfry chroniącej G (guard digit) przy mnożeniu liczb zmiennoprzecinkowych znormalizowanych.

....................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................


  1. Wektory i tablice to typy:

  1. skalarne;

  2. rekordowe;

  3. wskaźnikowe.




  1. Zjawisko migotania (trashing) pamięci podręcznej można złagodzić przez:

  1. użycie pamięci podręcznej o krótszym czasie dostępu;

  2. zwiększenie rozmiaru bloku jednostkowego (wiersza) w pamięci podręcznej;

  3. zastosowanie wielodrożnej (set-associative) organizacji pamięci podręcznej;

  4. zwiększenie liczby bloków odwzorowywanych w pamięci podręcznej.




  1. Pamięć podręczna (cache):

  1. jest pamięcią całkowicie asocjacyjną;

  2. zawiera zawsze dokładnie jeden ciągły fragment pamięci głównej;

  3. wymusza odnawianie zawartości pamięci głównej przy każdej operacji zapisu;

  4. może być zrealizowana na dysku stałym.




  1. Narysuj schemat generatora reprezentacji resztowej liczby 16-bitowej mod 15.



  1. Dysponując instrukcjami procesora RISC (k, m, n = 0, 1, ..., 31):

sub Rk, Rm, Rn ; Rn  Rk – Rm (różnica liczb w kodzie U2)

and Rk, Rm, Rn ; Rn  Rk & Rm (iloczyn logiczny)

ldxw stała, Rn ; Rn  stała (w kodzie U2!!)

zasymuluj instrukcje (wskazówka b =1 – b):




Move Rm, Rn

Not Rn

Add Rk, Rm, Rn

or Rk, Rm, Rn

; Rn Rm

; Rn Rn

;Rn  Rk + Rm

; Rn  Rk  Rm






























































Test 2.


  1. Przykładem kompletności architektury jest:

  1. realizacja rozgałęzień zależnych od stanu dowolnego znacznika;

  2. realizacja dwuargumentowej funkcji logicznej NAND zamiast zestawu funkcji logicznych;

  3. możliwość stosowania dowolnego trybu adresowania w każdej operacji arytmetycznej;

  4. realizacja wszystkich możliwych funkcji logicznych dwóch zmiennych.




  1. Przenoszalność oprogramowania na poziomie systemu operacyjnego jest możliwa jeśli:

  1. wszystkie programy mają postać kodu bezpośrednio wykonywalnego;

  2. wszystkie programy przetłumaczono na ten sam język asemblerowy;

  3. zdefiniowano maszyne wirtualną.




  1. Z poniższej listy usuń (wykreśl) wszystkie typy, które nie są typami strukturalnymi:

  1. tablice boolowskie;

  2. zmienne zespolone;

  3. znak ASCII;

  4. wektory;

  5. zestaw kolorów.




  1. Podaj przykłady (intel 8086) rozkazów w których użyto adresowania:

  1. zeroelementowego: ........................................................ ;

  2. jednoelementowego: ........................................................ ;

  3. dwuelementowego: ........................................................ ;

  4. wieloelementowego: ........................................................ .




  1. Podaj wartość liczby, której 4 kolejne bajty umieszczone w pamięci, zgodnie z konwencją Big Endian (HH-H-L-LL) zawierają następujące bity (najstarszy - ... – młodszy – najmłodszy):

(...00) 10010101 (...01) 00010100 (...10) 01101001 (...11) 01111000,

a) w zapisie heksadecymalnym: .................................................... .

b) w kodzie U2: .................................................... .

c) w kodzie BCD: .................................................... .




  1. W pamięci o organizacji słowowej wyrównanie kodu do granicy słowa:

  1. skraca czas pobrania rozkazu;

  2. wydłuża czas pobrania kodu przy bajtowej strukturze kodu maszynowego;

  3. wymusza słowową strukturę wszystkich danych.




  1. Poniższy program (w mnemonice i8086) ma realizować zamianę znaku liczby 13-bitowej w kodzie uzupełnieniowym do 2, umieszczonej w rejestrze AX. Popraw błędy.

MOV BL, 3 .......................................................

ROR AX, BL .......................................................

NOT AX .......................................................

ADC AX, 1000H .......................................................

PUSHF .......................................................

SHL AX, BL .......................................................

POPF .......................................................




  1. Implementacja mechanizmu predekrementacji i postinkrementacji adresu:

  1. upraszcza operacje z użyciem stosu;

  2. komplikuje dostęp do urządzeń zewnętrznych;

  3. upraszcza operacje na danych wielokrotnej precyzji;

  4. utrudnia operacje na łańcuchach.




  1. Wskaż prawidłowe stwierdzenia:

  1. kod uzupełnieniowy do 1 jest kodem wagowym;

  2. po dodaniu liczb w kodzie uzupełnieniowym do 2 niezbędna jest korekcja wyniku;

  3. w odejmowaniu liczb w kodzie uzupełnieniowym do 2 może występować nadmiar;

  4. liczba dodawań przy realizacji algorytmu Booth’a w bazie 2 jest proporcjonalna do liczby bitów mnożnika;

  5. dzielenie restytucyjne (odtwarzające reszty) jest szybsze od dzielenia nierestytucyjnego.




  1. Przyspieszenie dodawania dwóch liczb stałoprzecinkowych, w porównaniu z czasem dodawania w sumatorze ze skrośną propagacją przeniesień (CLA) można uzyskać w układzie:

  1. sumatora z propagacją przeniesień jednoczesnych (carry-lookahead);

  2. sumatora z wybieraniem przeniesień dopełniających (carry select);

  3. sumatorów przechowujących przeniesienia (CSA – carry save adder).




  1. W standardzie zmiennoprzecinkowym IEEE 754 liczby bardzo małe (cech = 0B) to:

  1. liczby nieznormalizowane;

  2. nie-liczby (NAN);

  3. liczby zdenormalizowane;

  4. liczby ujemne.




  1. Deadlock to:

  1. zablokowanie obsługi przerwań;

  2. realizacja pętli nieskończonej długości;

  3. wzajemne zablokowanie procesów;

  4. wykluczenie dostępu do wspólnych zasobów pamięci.




  1. Pamięć wirtualna (VM):

  1. jest adresowana symbolicznie w programie;

  2. musi być podzielona na segmenty;

  3. jest zawsze większa niż pamięć główna komputera;

  4. jest relokowalna.




  1. Zaletą stronicowania jest:

  1. zmienna wielkość strony;

  2. możliwość wykorzystania pamięci podręcznej (cache);

  3. brak efektu fragmentacji pamięci głównej.




  1. Pamięć podręczna (notatnikowa) (cache):

  1. jest pamięcią typu RAM;

  2. zawiera wiele ciągłych fragmentów pamięci głównej o tej samej wielkości;

  3. wymusza potrzebę odnawiania pamięci głównej przy każdej operacji odczytu;

  4. może być zrealizowana w rejestrach procesora.




  1. Dysponując instrukcjami procesora RISC II:

sub Rk, Rm, Rn ; Rn := Rk - Rm

and Rk, Rm, Rn ; Rn := Rk & Rm

ldxw stała, Rn ; Rn := stała
Zasymuluj instrukcje:

or Rk, Rm, Rn ; Rn := Rk  Rm

not Rn ; negacja bitów

move Rn, Rm ; Rn:=Rm


UWAGA: R0 – rejestr zawierający stałą 0.


  1. Wartość kolejnej reszty częściowej w dzieleniu nierestytucyjnym jest 3D/4 (3/4 wartości dzielnika). Wyznacz na podstawie wykresu dzielenia 2 kolejne cyfry ilorazu.




  1. Narysuj schemat 5-operandowego dwubitowego sumatora CSA.


Test 3.


  1. 7-bitowy kod (w kolejności od najstarszego do najmłodszego bitu): 010101

reprezentuje pewną liczbę. Podaj tę liczbę jeśli tym kodem jest:

  1. naturalny binarny (NB) ........................................ ;

  2. uzupełnieniowy do 2 (2’s complement) ................................... ;

  3. znak-moduł (sign-magnitude) ....................................;

  4. zmiennoprzecinkowy typu s-e-m (znak-cecha-mantysa) jeśli najstarszy bit jest bitem znaku, kolejne 3 bity określają wykładnik m mantysy w kodzie plus 3, a pozostałe bity określają moduł mantysy z przedziału <0,1) ............................................ .




  1. W języku pewnego asemblera występuje rozkaz odejmowania: SUBX SP, [SP+1]

Ile nastąpi co najmniej zwrotów do pamięci przy jego wykonaniu, jeśli drugi z argumentów jest argumentem docelowym? .................................... .


  1. Czy bufor magistrali danych zawiera rejestry zatrzaskowe (latch)? .................................... .




  1. Ile co najmniej dekoderów typu 3 na 8 potrzeba do zaadresowania 23 różnych bloków pamięci przyłączonych do tych samych młodszych linii magistrali adresowej? Ile starszych linii tej magistrali musi zostać przyłączonych do wejść dekoderów? ....... dekoderów ........ starszych linii




  1. Czy można zrealizować rotację wyłącznie przy użyciu operacji przesunięć arytmetycznych lub logicznych?




  1. W rejestrach procesora 12-bitowego umieszczono 2 liczby w kodzie uzupełnieniowym do 2:

011101101010

010100101111


Czy w wyniku dodania tych liczb powstanie:

  1. nadmiar .................... ;

  2. przeniesienie .................. ?




  1. Poniższy program (w mnemonice i8086) ma realizować dodawanie 13-bitowych liczb podanych w kodzie uzupełnieniowym do 2. Liczby umieszczono w pamięci w lokacjach słowowych L1 i L2, wynik jest umieszczany w miejscu drugiego argumentu. Popraw błędy.

MOV CL, 3

MOV AX, L1

ROL AX, CL

ROL L2, CL

ADC L2, AX

PUSHF

ROR L2, CL



POPF


  1. Pamięć podręczna (notatnikowa) (cache):

  1. jest pamięcią asocjacyjną;

  2. zawiera zawsze dokładnie jeden ciągły fragment pamięci głównej;

  3. wymusza potrzebę odnawiania pamięci głównej przy każdej operacji zapisu;

  4. może być realizowana na dysku stałym.




  1. Dysponując instrukcjami procesora RISC II:

sub Rk, Rm, Rn ; Rn := Rk – Rm

add Rk, Rm, Rn ; Rn := Rk + Rm

ldxw stała, Rn ; Rn := stała
zasymuluj instrukcje:

not Rn ; negacja bitów

neg Rn ; uzupełnienie dwójkowe

move Rn, Rm ; przesłanie Rn do Rm



UWAGA: R0 – rejestr zawierający stałą 0.

Test 4.





  1. Generowanie kodu wynikowego w trybie kompilacji zamiast w trybie interpretacji:

  1. zapewnia szybsze wykonanie programu;

  2. zapewnia oszczędne użycie pamięci;

  3. przyśpiesza wykonanie pętli programowych;

  4. uniemożliwia dynamiczne definicje zmiennych.




  1. Logiczne rozdzielenie przestrzeni adresowych pamięci i peryferali:

  1. uniemożliwia użycie identycznych rozkazów dla obiektów umieszczonych w obu obszarach;

  2. umożliwia implementację pamięci podręcznej;

  3. uniemożliwia fizyczne rozdzielenie obszarów adresowych pamięci i peryferali;

  4. uniemożliwia przesłania danych między tymi obszarami w trybie DMA.




  1. Przy współpracy procesora z pamięcią o organizacji słowowej umieszczenie każdej danej na granicy słowa (adres parzysty):

  1. przyspiesza przetwarzanie danych;

  2. jest nieistotne w przypadku bajtowej struktury danych;

  3. upraszcza adresowanie danych;

  4. uniemożliwia przetwarzanie danych o strukturze bajtowej;




  1. Adresowanie w trybie predekrementacji i postinkrementacji:

  1. jest niezbędne w obszarze stosu;

  2. utrudnia realizację operacji na łańcuchach danych;

  3. upraszcza operacje na danych wielokrotnej precyzji;

  4. może być zastąpione adresowaniem względem licznika rozkazów.




  1. Wskaż prawdziwe stwierdzenia:

  1. zmiana znaku liczby w kodzie U2 jest zawsze wykonalna;

  2. w symetrycznym kodzie z obciążeniem (+N) istnieją 2 różne kody liczby zero;

  3. operacje arytmetyczne w kodzie NB można wykonać w arytmometrze kodu binarnego U2;

  4. mnożenie liczb wielobajtowych w kodzie U2 można zrealizować jako sekwencję dodawań i mnożeń jednobajtowych w kodzie U2.




  1. W standardzie zmiennoprzecinkowym IEEE 754 liczbami znormalizowanymi są:

  1. nieskończoności;

  2. liczby których wykładnik ma kod 11...11;

  3. niektóre liczby z przedziału [-1, +1];

  4. wszystkie liczby z przedziału [+1, +4].




  1. Cyfra chroniąca G (guard digit):

  1. jest niezbędna przy postnormalizacji wyniku dodawania zmiennoprzecinkowego;

  2. umożliwia dokładne obliczenie różnicy liczb zmiennoprzecinkowych o różnych znakach;

  3. jest zbędna przy normalizacji ilorazu liczb znormalizowanych.




  1. Czy jest prawdziwe stwierdzenie:

Im większy współczynnik przyspieszenia dostępu do pamięci s­­­­­­ca=[h+(1-h)*(tpm/tca)]-1, tym krótszy średni czas dostępu do pamięci. TAK / NIE


  1. Pamięć podręczna z odwzorowaniem bezpośrednim (direct mapped):

  1. jest pamięcią całkowicie asocjacyjną;

  2. zawiera zawsze dokładnie jeden ciągły fragment pamięci głównej;

  3. wymaga odnawiania zawartości pamięci głównej przy każdej operacji zapisu.




  1. Zjawisko migotania (trashing) pamięci podręcznej można złagodzić przez:

  1. użycie pamięci podręcznej o krótszym czasie dostępu;

  2. zwiększenie rozmiaru bloku jednostkowego (wiersza) w pamięci podręcznej;

  3. zastosowanie wielodrożnej (set-associative) organizacji pamięci podręcznej;

  4. zwiększenie liczby bloków odwzorowywanych w pamięci podręcznej.




  1. Minimalny kontekst procesu obejmuje:

  1. blok sterujący procesu;

  2. segment danych;

  3. licznik rozkazów;

  4. rejestr stanu procesora.




  1. Obsługa wejścia – wyjścia w trybie DMA:

  1. wymaga przełączania procesów;

  2. wyklucza wykorzystanie przerwań;

  3. jest wolniejsza niż obsługa w trybie przerwań;

  4. wymaga zatrzymania procesora.




  1. Dysponując instrukcjami procesora RISC (k, m, n = 0, 1, ..., 31):

sub Rk, Rm, Rn ; Rn  Rk – Rm (różnica liczb w kodzie U2)

and Rk, Rm, Rn ; Rn  Rk & Rm (iloczyn logiczny)



ldxw stała, Rn ; Rn  stała (w kodzie U2)
zasymuluj instrukcje:

add Rk, Rm, Rn

or Rk, Rm, Rn

Rn  Rk + Rm

Rn  Rk  Rm



















































Test 5.





  1. Generowanie kodu wynikowego w trybie kompilacji zamiast w trybie interpretacji:

  1. spowalnia wykonanie programu;

  2. wymusza nieoszczędne użycie pamięci;

  3. przyśpiesza wykonanie pętli programowych;

  4. uniemożliwia dynamiczne definicje zmiennych.




  1. Logiczne rozdzielenie przestrzeni adresowych pamięci i peryferali:

  1. wymaga użycia różnych rozkazów dla każdej z tych przestrzeni;

  2. jest warunkiem fizycznej separacji przestrzeni adresowych;

  3. uniemożliwia implementację stosu w przestrzeni adresowej pamięci.




  1. Wyrównanie danych do granicy słowa maszynowego:

  1. przyspiesza przetwarzanie danych;

  2. nie ma wpływu na czas przetwarzania w przypadku bajtowej struktury danych;

  3. upraszcza adresowanie danych;

  4. uniemożliwia przetwarzanie danych o rozmiarze mniejszym niż słowo maszynowe.




  1. Adresowanie w trybie predekrementacji lub postinkrementacji:

  1. jest niezbędne w obszarze stosu;

  2. utrudnia realizację operacji na łańcuchach danych;

  3. przyspiesza operacje na danych wielokrotnej precyzji;

  4. może być zastąpione adresowaniem względem licznika rozkazów.




  1. Wskaż prawdziwe stwierdzenia:

  1. zmiana znaku liczby w kodzie U2 jest zawsze wykonalna;

  2. w symetrycznym kodzie z obciążeniem (+N) istnieją 2 różne kody liczby zero;

  3. operacje arytmetyczne w kodzie NB można wykonać w arytmometrze kodu binarnego U2;

  4. mnożenie liczb wielobajtowych w kodzie U2 można zrealizować jako sekwencję dodawań i mnożeń jednobajtowych w kodzie U2.




  1. W standardzie zmiennoprzecinkowym IEEE 754 liczbami znormalizowanymi są:

  1. nieskończoności;

  2. liczby których wykładnik ma kod 11...10;

  3. wszystkie liczby z przedziału [-1, - 0.125];

  4. niektóre liczby z przedziału [0, +4];

  5. nie-liczby;

  6. zero.




  1. Cyfra chroniąca G (guard digit):

  1. jest niezbędna przy postnormalizacji wyniku dodawania zmiennoprzecinkowego;

  2. umożliwia dokładne obliczenie różnicy liczb zmiennoprzecinkowych o różnych znakach;

  3. jest zbędna przy normalizacji ilorazu liczb znormalizowanych;

  4. jest niezbędna do prawidłowego zaokrąglenia wyniku.




  1. Czy jest prawdą, że współczynnik trafień w pamięci podręcznej (cache) oznacza krótszy średni czas dostępu do pamięci? TAK / NIE




  1. Pamięć podręczna z odwzorowaniem bezpośrednim (direct mapped):

  1. jest pamięcią całkowicie asocjacyjną;

  2. zawiera zawsze dokładnie jeden ciągły fragment pamięci głównej;

  3. wymaga odnawiania zawartości pamięci głównej przy każdej operacji zapisu.




  1. Zjawisko migotania (trashing) pamięci podręcznej można złagodzić przez:

  1. użycie szybszej pamięci podręcznej (o krótszym czasie dostępu);

  2. zwiększenie rozmiaru bloku jednostkowego (wiersza) w pamięci podręcznej;

  3. zastosowanie wielodrożnej (set-associative) organizacji pamięci podręcznej.



  1. Minimalny kontekst procesu obejmuje:

  1. blok sterujący procesu (process control block);

  2. segment danych;

  3. licznik rozkazów;

  4. rejestr stanu procesora.




  1. Obsługa wejścia – wyjścia w trybie DMA:

  1. wymaga przełączania procesów;

  2. wyklucza wykorzystanie przerwań;

  3. jest wolniejsza niż obsługa w trybie przerwań.




  1. Dysponując instrukcjami procesora RISC (k, m, n = 0, 1, ..., 31):

sub Rk, Rm, Rn ; Rn  Rk – Rm (różnica liczb w kodzie U2)

and Rk, Rm, Rn ; Rn  Rk & Rm (iloczyn logiczny)

not Rk, Rm ; Rm  Rk (zaprzeczenie logiczne)

i wiedząc, że rejestr R0 jest tylko odczytywalny i zawiera stałą 0, zasymuluj instrukcje:


Uwaga: b = 1 – b, gdzie b jest wartością pojedynczego bitu.

add Rk, Rm, Rn

or Rk, Rm, Rn

move Rk, Rm

Rn  Rk + Rm

Rn  Rk  Rm

Rm  Rk










































































Test 6



  1. Jaką wartość oznacza i jakie ma rozszerzenie kod 8-bitowy 1011 0101, interpretowany jako:







Wartość dziesiętna

Rozszerzenie 16-bitowe (zapis hexad.)

Uzupełnieniowy do 2 (U2):







Znak – moduł (S - M)









  1. W rejestrach procesora 32-bitowego umieszczono liczby w kodzie uzupełnieniowym U2:


0111 0010 1111 0110 0110 1010 1111 0110

0101 0110 1010 0010 1111 0110 1010 1111
W wyniku dodawania tych liczb ........ powstanie nadmiar stałoprzecinkowy, ponieważ
............................................................................................................................................................................
W wyniku odejmowania tych liczb ........ powstanie nadmiar stałoprzecinkowy, ponieważ
............................................................................................................................................................................


  1. Kolejne bajty 256-bitowych zmiennych całkowitych ZM1 i ZM2 umieszczono w pamięci w konwencji Big Endian. Arytmometr stałoprzecinkowy przetwarza argumenty 16-bitowe. Uzupełnij program dodawania tych liczb, przy założeniu, że dostępny jest tryb adresowania z postinkrementacją [Rx+], predekrementacją [-Rx] i skalowaniem adresu [sc * Rx + XX].

Uwaga: [offset XX] oznacza bajt/słowo zmiennej XX o najniższym adresie.
load.l R1, offset ZM1 ..... ; R1 <- adres początkowy I argumentu

load.l R2, offset ZM2 ..... ; R2 <- adres początkowy II argumentu

load.l R3, offset SUM ..... ; R3 <- adres początkowy sumy

cykl: load.w R0, [ ..... ] ; R0­15..0 <- [...]

addx.w R0, [ ..... ] ; R015..0 <- R0­15..0 + [...] + C

load.w [ ..... ], ..... ; [...] <- (suma częściowa)

dec R31 ; R31 <- R31 – 1 (liczba powtórzeń pętli)

bnz cykl



  1. Dane programu z zadania 3 okazują dużą / niedużą / żadną lokalność przestrzenną / czasową oraz dużą / niedużą lokalność przestrzenną / czasową.




  1. Linie dwupoziomowej pamięci podręcznej zostały jednocześnie wypełnione. W jakim trybie działają obie pamięci, jeśli po dokonaniu pierwszego zapisu markowanie L1 nie zmienia się, a markowanie L2 zmienia się na E? L1: WT / CB / WO, L2: WT / CB / WO. Po drugim trafionym zapisie stanami użytej linii będą odpowiednio: L1: .............., L2: ................ . Jak zmieni się markowanie:




  1. po dokonaniu kolejnego trafionego zapisu: L1: .............., L2: ............... ;

  2. po wymianie linii w L1 skutkiem chybienia przy jednoczesnym trafieniu w L2: L1: .............. ;

  3. po zewnętrznym trafieniu w L1 przy odczycie pamięci głównej: L1: ............. .




  1. Pamięć podręczna L2 mieści 8 stron o rozmiarze 4 KB każda. Sterownik pamięci L2 realizuje wypełnienie linii w trybie transferu blokowego 8 słów 32-bitowych. Jeśli pamięć będzie zorganizowana jako dwudrożna (2 - way set – associative) to linia powinna zawierać .......... bajtów, a w bloku powinno być .......... linii. Przestrzeń adresowa pamięci głównej ma 2 32 bajtów, zatem etykieta adresowa (identyfikator) linii powinna zawierać .......... bitów.




  1. Dysponując instrukcjami procesora RISC (k, m, n = 0, 1, ..., 31):


sub Rk, Rm, Rn ; Rn  Rk – Rm (różnica liczb w kodzie U2)

and Rk, Rm, Rn ; Rn  Rk & Rm (iloczyn logiczny)

not Rk, Rm ; Rm  Rk (zaprzeczenie logiczne)
i wiedząc, że rejestr R0 jest tylko odczytywalny i zawiera stałą 0, zasymuluj instrukcje:
Uwaga: b = 1 – b, gdzie b jest wartością pojedynczego bitu, kodem wartości –1 jest 11..111.

add Rk, Rm, Rn

or Rk, Rm, Rn

ld 1, Rk

Rn  Rk + Rm

Rn  Rk  Rm

Rk  1











































































  1. Na liście rozkazów procesora z zadania 7 są rozkazy rozgałęzień warunkowych uzależnionych od relacji wyniku dodawania / odejmowania względem zera (bge / ble / bne etykieta). Napisz program realizujący instrukcję warunkową:

If (R1 R2) then (R1 := -R1) else (R2 := 0)




  1. Wirtualna przestrzeń adresowa jednego procesu obejmuje 64 segmenty o pojemności 2 26 B. 16-bitowy selektor segmentu jest identyfikowany za pomocą ...... najbardziej znaczących bitów ...... – bitowego adresu logicznego. Segmenty są podzielone na strony, a każdy blok 8-drożnej zewnętrznej pamięci podręcznej obejmuje 4096 linii i może pomieścić 4 pełne strony. Wypełnienie linii wymaga 4 cykli odczytu na 64-bitowej magistrali danych. Rozmiar strony wynosi .......... KB. Wirtualna przestrzeń adresowa tego procesora obejmuje .................... GB. W translacji adresu strony wirtualnej na 32-bitowy adres fizyczny użytych jest .......... bitów.




  1. Konflikt danych w przetwarzaniu potokowym może być złagodzony przez:

  1. powielenie jednostek wykonawczych;

  2. zastosowanie prognozy rozgałęzień;

  3. użycie specjalnych jednostek wykonawczych;

  4. rozdzielenie wewnętrznej pamięci podręcznej na pamięć kodu i pamięć danych;

odpowiedzi dobre



odpowiedzi złe



©operacji.org 2017
wyślij wiadomość

    Strona główna